观察窗口：截至 2026 年 7 月 15 日。本文把已经出现的产品路线、厂商主张与作者推演分开讨论。芯片性能数字高度依赖模型、精度、批量、软件栈和功耗边界，不把单一 TOPS、FLOPS 或厂商对比当作通用结论。
过去，芯片竞争最容易被压缩成三个数字：制程、核心数、峰值算力。大模型把竞争扩大到了显存和互连；Agent 又把问题进一步拆开了。
一个真正工作的 Agent，不只是调用一次模型。它要读上下文、规划、检索、启动沙箱、操作应用、调用其他模型、等待外部系统、验证结果，并在失败后恢复状态。这些步骤对硬件的要求彼此矛盾：有的需要大规模矩阵计算，有的依赖单线程响应，有的受内存带宽限制，有的只适合在极低功耗下常驻。
因此，我对未来芯片设计的核心判断是：Agent 与大模型不会把所有计算统一到一种“AI 芯片”里，反而会加速芯片的分工、异构和系统化。未来竞争单位不再是一颗 CPU、GPU 或 NPU，而是一套能在功耗、内存、延迟、权限和成本约束下把任务真正跑完的计算系统。
同时，大模型也开始进入芯片设计流程本身。从 RTL、验证、调试到布局布线，EDA 厂商正在把 copilot 升级成能够跨工具执行和回查的 Agent。于是出现了一个很有意思的闭环：更复杂的 AI 需要新芯片，而 AI 又被用来缩短这些芯片的设计周期。
这不是某一类芯片的胜利，而是芯片行业的评价体系、产品边界和工程组织方式同时变化。
一、从“算一次”到“完成任务”，芯片指标会被重新定义
训练模型时，最重要的问题通常是：在给定时间和功耗里能完成多少矩阵计算。在线聊天又增加了首 token 延迟、每秒 token 数和单位 token 成本。Agent 再往前走一步：用户最终购买的不是 token，而是完成结果。
这会迫使芯片与系统厂商关注一组过去不够显眼的指标：
- 每个成功任务消耗多少能量和成本，而非只看每百万 token。
- 从接收目标到产生可验收结果的 p95/p99 延迟，而非只看模型 decode 速度。
- 一个 Agent 在调用工具、压缩上下文或切换环境后，能否恢复状态。
- 同一机架可以同时维持多少隔离的 Agent 与沙箱。
- GPU、CPU、内存和网络之间有多少等待与数据搬运。
Google 在 2026 年公布 TPU 8i 时，强调增加片上 SRAM 来容纳更大的 KV cache，并把目标写成以更低成本支撑数百万并发 Agent；同一套系统还包括 Axion CPU、网络、存储和每秒快速启动大量沙箱的能力。Google Cloud Next 2026 的系统发布说明，Agent 性能已经不能由一颗 accelerator 的峰值算力解释。
这会改变芯片设计的优化目标。过去设计团队可以围绕某个固定 benchmark 追求峰值；未来更重要的是 workload trace：任务如何分叉、模型调用多长、KV cache 多大、多少工具需要 CPU、数据在哪里、失败后从哪里恢复。芯片会越来越像为工作流设计，而不只是为算子设计。
二、内存会从配角变成第一设计约束
大模型最容易让人盯住计算单元，实际部署却越来越受内存支配。参数要存储，KV cache 随并发和上下文增长，Agent 还要保留长期状态、检索索引、工具输出和中间结果。计算可以通过更低精度快速增加，数据搬运却受制于带宽、容量、距离和功耗。
Google 对 Ironwood TPU 的拆解很有代表性：它把 prefill 描述为偏计算密集，把 decode 描述为偏内存带宽密集，并通过片上存储、HBM、芯片间互连和编译器共同优化。Ironwood 的软硬件协同设计说明，未来 accelerator 不再只是“更多矩阵单元”，而是计算、内存层级和网络拓扑一起设计。
Agent 会把这个趋势推得更远：
| 内存问题 | Agent 为什么放大它 | 可能的芯片变化 |
|---|---|---|
| KV cache 容量 | 多轮、长上下文和并发 Agent 持续累积状态 | 更多片上 SRAM、更大 HBM、cache 压缩与分层 |
| 数据搬运功耗 | 模型、工具与数据库之间反复交换数据 | 更强 DMA、近存计算、CXL/一致性互连与数据本地化 |
| 随机访问与尾延迟 | 检索、代码、日志和工具输出并不像矩阵那样规整 | CPU cache、低延迟 DRAM、本地 NVMe 与专用索引单元更重要 |
| 状态持久化 | Agent 必须暂停、迁移、恢复和审计 | 分层 checkpoint、持久内存语义和更好的软硬件状态管理 |
这意味着未来的先进芯片不一定把最多晶体管继续投入算术单元。更多面积和封装预算会转向 SRAM、内存控制器、互连、数据压缩、安全与 telemetry。HBM 仍然重要，但昂贵 HBM 不可能覆盖所有状态；LPDDR、DDR、CXL 内存池、NVMe 和加速存储会形成分层体系。
所以，未来真正稀缺的可能不是“每秒能算多少”，而是“每焦耳能把多少有效数据送到正确的计算单元”。
三、CPU、GPU、NPU 不会互相消灭，而会重新分工
Agent 时代最容易出现的误判，是看到 CPU 需求上升就认为 GPU 见顶，或者看到端侧 NPU 扩张就认为云端推理会被替代。更可能的现实是三者边界重画，并在同一任务中频繁接力。
| 芯片类型 | 未来更核心的角色 | 设计重点会怎样变化 | 主要限制 |
|---|---|---|---|
| CPU | Agent 控制平面、工具执行、数据库、沙箱、安全与系统调用 | 高单线程响应与高核心密度并存；更大缓存、内存带宽、I/O、虚拟化和安全隔离 | 运行大模型主干的能效仍明显落后于专用加速器 |
| GPU | 大模型训练、通用高性能推理、多模态生成、快速适配新算子 | 从单卡走向机架；强化低精度、稀疏、HBM、互连和调度 | 成本、功耗、供应与长上下文数据搬运压力 |
| NPU | 端侧常驻推理、感知、个性化、小模型与隐私敏感任务 | 更低待机功耗、混合精度、共享内存、传感器融合与统一软件 API | 模型容量、内存带宽、算子覆盖和开发生态 |
| TPU/定制 ASIC | 稳定规模下的训练或推理，追求每瓦、每美元和供应自主 | 为 prefill/decode、稀疏、collective、KV cache 等具体阶段定制 | 模型变化过快时，固定功能可能提前失配 |
| DPU/NIC/存储加速器 | 网络、隔离、数据路径、上下文与 checkpoint 卸载 | RDMA、加密、压缩、语义检索和租户隔离 | 需要与上层运行时深度协同，单独采购价值有限 |
CPU 的变化不是变成廉价 GPU，而是从 host 回到执行中枢。Agent 的工具调用和依赖链既需要高单线程性能，也需要同时承载大量容器与沙箱。NVIDIA 将 Vera 定义为 Agent CPU，并强调每核带宽与单线程响应；Arm、AMD、Intel 和云厂商则从核心密度、能效、x86 兼容或自研平台切入。最终不会只有一种“Agent CPU”。
GPU 的位置依然牢固，但价值将更多来自整套系统而非裸芯片。低精度矩阵单元会继续增长，HBM 和 scale-up/scale-out 互连会更重要，编译器和 serving runtime 会决定峰值算力能否转化为利用率。GPU 公司的竞争对手也不再只是一家 GPU 公司，而可能是拥有模型、编译器、网络、云和定制 ASIC 的垂直平台。
NPU 则会从营销页面上的 TOPS 数字，逐渐变成设备上的“常开智能层”。个人 Agent 需要持续处理语音、图像、位置和用户习惯，不可能把每个传感器信号都上传云端。Qualcomm 已展示在 Hexagon NPU 上运行本地 LLM、多模态理解和多步骤 Agent 工作流，其开发者资料强调低功耗、隐私和离线可用性。但端侧更可能承担感知、检索、意图分类和轻量执行，复杂推理仍会在本地 GPU、云端 accelerator 或两者之间动态分配。
四、未来不会有一颗“万能 AI 芯片”，而是可组合的异构系统
模型正在同时向两个方向发展：一边是更大规模、更长推理和更多 test-time compute；另一边是小模型、蒸馏、量化和端侧部署。Agent 又让不同任务在毫秒到小时、单设备到多机架之间切换。固定一颗万能芯片去覆盖这些负载，经济上越来越不合理。
因此，芯片设计会出现五个结构性变化：
- 芯粒化与 3D 封装加速。 CPU、加速器、I/O 和缓存可以按产品组合，先进制程留给最需要的计算模块，其他功能使用更成熟节点。
- 一致性互连成为产品核心。 CPU、GPU、NPU 和内存之间频繁迁移状态，软件若看见的是几个割裂地址空间，Agent 的上下文切换成本会非常高。
- 网络进入芯片架构内部。 当机架被当成一台计算机，collective、RDMA、拥塞控制和故障恢复不再只是交换机问题。
- 可编程性与专用化同时增强。 矩阵、稀疏、压缩和检索会有专用单元，但编译器、微码和可重构数据路径必须为快速变化的模型保留弹性。
- 安全与可观测性进入硅层。 Agent 能触达代码、文件、身份和企业系统，多租户隔离、可信执行、内存保护、密钥与细粒度计量会成为设计要求。
Google 把 Ironwood TPU、ICI、光交换网络、编译器和 serving engine 作为一个整体描述；NVIDIA 则把 Vera CPU、Rubin GPU、NVLink、网络和存储组合成 rack-scale 平台。这不是简单的产品打包，而是物理现实：先进模型的性能已经由最慢的数据路径和最差的系统协同决定。
未来“芯片公司”的边界也会模糊。拥有芯片但没有编译器、runtime、模型优化和云调度的公司，可能很难证明实际 TCO；拥有大规模真实 workload 的云厂商，则能直接用任务数据反推芯片设计。硬件护城河会从某个计算核心，扩展成 workload、软件与供应链的闭环。
五、大模型也会反过来设计芯片，但不会替代物理签核
第二条变化发生在芯片诞生之前。芯片设计本来就是一个巨大的搜索与验证问题：从规格拆解、RTL、验证、综合、布局布线，到时序、功耗、热、信号完整性和制造签核，每一步都需要在庞大设计空间里反复迭代。
传统 EDA 已经使用优化算法和机器学习多年。大模型与 Agent 的不同之处，是它们可以理解规格、生成或修改 RTL 与 testbench、读取日志、选择工具、解释失败、调整约束，并把多个原本割裂的步骤串起来。
2026 年的产品信号已经很明确：
- Cadence 把 ChipStack、ViraStack 和 InnoStack 分别指向数字设计验证、模拟/定制设计和物理实现，让专用 Agent 在工具结果上持续迭代。Cadence 的 Agentic AI 设计平台仍保留工程师观察、干预和最终签核。
- Siemens Fuse EDA AI Agent 覆盖设计、验证、3D IC、PCB 到制造签核，并强调专有数据、访问控制和确定性工具验证，正面承认通用模型会遇到上下文饱和、幻觉和 IP 风险。Siemens 的发布说明很清楚地划出了“Agent 编排、物理工具裁决”的边界。
- Synopsys 预计未来 12 到 24 个月出现面向实现、验证和模拟设计的 AgentEngineer，重点是并行实验、生成和筛选测试、提出修复并推动流程继续。Synopsys 对 Agentic EDA 的判断代表的是厂商路线图，实际自治程度仍需要客户项目验证。
更早的 AlphaChip 已证明 AI 可以进入实际硅片流程。Google DeepMind 表示其布局方法已用于多代 TPU，并扩展到 Axion CPU 等设计。AlphaChip 的应用说明说明 AI for EDA 不是纯演示，但它解决的是特定优化问题，不等于一个大模型独立设计完整芯片。
我认为短期最现实的变化不是“AI 取代芯片工程师”，而是设计团队的瓶颈转移：
| 过去稀缺 | Agent 介入后 | 新的稀缺 |
|---|---|---|
| 人工运行大量设计实验 | Agent 并行调整约束、运行工具、整理结果 | 谁能定义正确目标函数和停止条件 |
| 手工编写重复 testbench 与断言 | 模型生成候选测试并根据覆盖率补缺 | 谁能发现规范本身遗漏的行为 |
| 工程师逐条阅读海量日志 | Agent 聚类问题、定位关联路径、提出修复 | 谁能判断修复是否破坏系统级意图 |
| 跨工具复制参数与状态 | Agent 编排 EDA 工具并保留过程记录 | 谁拥有可审计的数据、权限和最终责任 |
芯片不像网页，错误不能靠上线后快速回滚。一次 tape-out 失败可能损失数月和巨额成本。因此，Agent 最有价值的角色是扩大探索范围、缩短反馈循环和提高验证覆盖，而不是跳过确定性仿真、形式验证、物理签核与工程责任。
此外，生成式设计会增加一项新的基础设施要求：provenance。团队需要知道一段 RTL、约束或测试由哪个模型基于哪些内部 IP 生成，经过哪些工具修改，又由谁批准。否则，即使结果通过部分测试，也可能留下许可证、商业秘密、不可复现修改和责任归属风险。未来 EDA Agent 的竞争力不只在“能生成多少”，还在于能否为每一次设计决策留下可审计证据链。
六、芯片行业的价值会向“数据、工具与闭环”集中
当 AI 同时改变芯片用途和设计方法，产业链价值会重新分配。
首先受益的是内存、先进封装、互连、服务器网络和 EDA。计算单元继续增长，但 Agent 对状态、数据路径、隔离和验证的需求会让这些过去被当作配套的环节获得更高价值。代工厂与封装厂不只是制造更小晶体管，而是在帮助客户组合不同节点、HBM、光电互连和 chiplet。
其次，拥有真实工作负载的云厂商与终端平台会更强。它们知道用户的模型、批量、上下文、失败模式和能耗，可以做软硬件协同。Google 的 TPU 与 XLA、AWS 的 Graviton/Trainium、Apple 和 Qualcomm 的端侧 SoC，都说明芯片设计正在被平台数据牵引。
EDA 厂商的地位也可能上升。Agent 若要安全调用布局、验证和 signoff 工具，必须依赖专有数据库、物理模型、IP 与工具 API。大模型不会轻易消除 EDA 集中度，反而可能让掌握可信工具链的公司成为 Agent 入口。风险则是锁定更深：设计数据、Agent 记忆、评估轨迹和自动化脚本都可能被绑定在一个平台。
压力最大的是只卖单点峰值、但缺少软件生态和系统定位的芯片。未来客户会问的不是“有多少 TOPS”，而是它是否支持目标模型、能否稳定编译、如何共享内存、如何与 CPU/网络协同、每个完成任务的成本是多少。没有这些答案，峰值数字会越来越像一张无法兑现的支票。
七、乐观、悲观与更客观的三种未来
乐观情形是，Agentic EDA 显著降低设计门槛，让更小团队也能做行业专用 ASIC；chiplet、成熟制程与 AI 验证结合，催生大量面向机器人、汽车、医疗、工业和本地 Agent 的专用芯片。芯片不再只有超大公司才能负担，创新周期明显缩短。
悲观情形是，模型需求变化快于芯片周期，今天为某种 attention、精度或 cache 设计的硬件，在量产时已经落后；同时先进封装、HBM、EDA 和云平台更加集中，设计成本并未下降，只是从人力转移到算力、软件订阅和少数供应商。Agent 生成大量看似合理的 RTL 与测试，也可能制造更难发现的相关性错误。
更客观的情形介于两者之间：通用 CPU/GPU 不会消失，NPU 和 ASIC 会在稳定、高规模场景扩张；芯片从单体走向异构系统，软件与互连的重要性超过过去；AI 会自动化大量设计劳动，但验证、架构和责任仍由人把关。设计团队可能变小，却需要更强的系统理解，而不是更少的专业知识。
结语：下一代芯片不是更快的零件，而是更懂工作负载的系统
大模型曾把芯片行业推向算力竞赛，Agent 正把它推向系统竞赛。CPU 负责行动与秩序，GPU/TPU 负责密集智能，NPU 负责低功耗常驻，DPU、网络、内存和存储负责让状态可靠流动。它们不会合并成一个万能核心，而会通过更紧密的封装、互连和软件协同，组成一台更像完整机器的“芯片”。
与此同时，设计这些系统的方式也会改变。Agent 能跑更多实验、读更多日志、生成更多验证候选，但硅片世界最终服从的是物理，不是语言概率。未来最强的芯片团队，不是完全把设计交给 AI 的团队，而是最早学会把 AI 的搜索能力、EDA 的确定性和人的系统判断组合起来的团队。
真正的竞争单位已经变了：不是谁有一颗参数最好看的芯片，而是谁拥有从 workload、模型、编译器、芯片、内存、网络到验证反馈的完整闭环。